必威体育Betway必威体育官网
当前位置:首页 > IT技术

ARMv7-A 的 MMU 浅析

时间:2019-10-25 09:15:32来源:IT技术作者:seo实验室小编阅读:61次「手机版」
 

armv7

MMU 是硬件内存管理的支持,具体的,每个处理器之间或多或少有一些差异,而每个处理器的不同架构之间的实现也有差别,技术不断在进步,而实际的需求,性能的提升,使用场景的复杂化,都促使其不断的发展。

MMU 主要功能之一是虚拟地址到物理地址的转换,这个需要软件和硬件配合完成,软件需要针对不同的硬件进行策略。这里主要分析 armv7-A 体系架构下的 MMU 的基本原理。

ARM 官方的 datasheet 的下载链接 :

ARMv7-A_and_R_Architecture_Reference_Manual:

https://developer.arm.com/docs/ddi0406/latest

在这篇 Datasheet 中,

B3 virtual Memory System Architecture (VMSA)

章节介绍了虚拟内存系统相关的内容

VMSA 是针对 ARMv7-A 架构的虚拟内存系统架构,与 VMSA 对应的还有 PMSA,这个是 ARMv7-R 系列的处理器支持的内存保护系统架构,这里不做研究,仅仅初探 ARMv7-A 系列相关的内容。

1. 简介

ARMv7 的 VMSA 包含安全扩展,多核处理器扩展、大物理地址扩展、TrustZone扩展、虚拟化扩展。若支持大的物理地址,则必须支持多核处理器;若支持虚拟化,则必须支持大的物理地址、多核处理器、TrustZone。加入这些扩展后,相应的MMU(虚拟地址到物理地址的隐射功能)结构也改变了许多。本文首先分析加入扩展后MMU的整体结构,然后详细介绍地址转换中用到短描述符格式(32位)和长描述符格式(64位),以及如何实现虚拟地址到物理地址的查询。

在 ARMv7 的 VMSA 中,MMU 控制了地址转换(虚拟到物理),权限控制。MMU 的控制是通过系统控制寄存器来进行配置(system control registers),当然,也支持关闭 MMU 功能。

ARMv7-R 结构的 VMSAv7 根据处理器的实现和具体场景,支持的情况不一样,分为几种情况,而每种情况又分为不同的 stage:

对于扩展的 VMSAv7 来说分为 Secure 和 non-Secure:

  • Secure state 下 对于 memory system control 只有一个 stage
  • Non-Secure state 下,对于 memory system control :
  1. 当处理器在 PL2 的时候,只有一个 stage
  2. 当处理器在 PL0 或者 PL1 的时候,有两个 stage

所以展开来说,分为:

  • Secure PL1&0 stage 1 MMU
  • Non-secure PL2 stage 1 MMU
  • Non-secure PL1&0 stage 1 MMU
  • Non-secure PL1&0 stage 2 MMU.

同时,一个 cpu 的实现中,如果没有包含 Virtualization Extensions 的话,那么

  • 不支持在 PL2 执行
  • 在 Non-Secure 下,仅仅支持 Non-Secure PL1 & 0 stage 1 的 MMU

先扯一些题外话,关于 ARMv7 架构的一些东东:

在 ARMv7 架构上,比较突出的特性是支持了:包括大内存(Large Memory)、虚拟化(Virtualization)和安全(Security)。

1. 大内存(Large Memory):

由于处理器性能越来越强,运行于其上的软件也来越复杂,复杂到单一应用对内存的需求可能超出32-bit架构所能支持的最大内存(4G),这就是Large memory需求的起因。不过,后来的Cortex-A15(ARMv7架构)通过 Large Physical Address Extensions (LPAE) 技术,可以支持高达40bits的物理地址空间。但受限于32-bit的指令集,虚拟地址空间依旧只有32bits(4G),如果有应用需要更大的虚拟内存,怎么办?只能定义一个新的架构,使用64-bit的指令集(也即我们常说的ARM64)。

2. 虚拟化(Virtualization)和安全(Security):

ARM v6引入了security extension,把硬件资源划分成了两个部分secure world和normal world。当 CPU 运行在 secure world 的时候,它可以访问所以的硬件资源,但当CPU运行在normal world的时候,它只能访问normal world的资源。

ARM v7引入了virtualization extension,在 normal world 里面加入了一个新的CPUmode:HYP mode。

这样CPU 在normal world运行的时候就有三种模式:USR mode, SVC mode和 HYP mode,分别对应 PL0, PL1, PL2 (PL:privilege level),number越大,权限越高。

我对这里所说的权限的理解是:寄存器的访问和指令的执行。比如说一些特殊的寄存器(HVBAR)只能再HYP mode里面才能访问,一些特殊的指令(HVC)只能再SVC 或者 HYP mode执行。而CPU处于哪个模式是由CPSR这个寄存器决定的。

PL0进PL1通过SWI指令(system call),PL1回PL0通过复原CPSR。

类似的,hypervisor也是由HYP exception vectorhandler。一个最简单的hypervisor就是HVBAR寄存器定义vector的位置,在offset 0x14的地方放一个eret指令。这样的hypervisor可以处理kernel发起的HVC call

与 PL0、PL1、PL2 对应的是 CPU mode

  • usr,只在PL0中使用,可以是安全或者非安全的,一般情况下,用户软件处于非安全态的usr下,而secure的应用程序则处于安全的usr下
  • sys, und, fiq, irq, svc, abt,只在PL1中,可以是安全或者非安全的,一般情况下,非安全的os或者虚拟扩展下的guest os位于非安全的mode下,而secure os位于安全的mode下
  • hyp, 只能在非安全态的PL2中,一般情况下,虚拟扩展的hypervisor实现在这个模式

2.  ARMv7-A MMU 特性

2.1 权限控制

对于指令和数据,支持:

  • no access
  • read-only
  • write-only
  • read/write

2.2 地址翻译

地址翻译单元的输入是虚拟地址,输出是物理地址,由于存在几种不同的配置,所以 MMU 的地址转换分为如下几种情况:

而这几种模式下,修改的寄存器也不一样:

所以最后对应的图为:

安全模式的PL1&0隐射,页表控制寄存器TTBCR,页表基址寄存器TTBR0/TTBR1,这些寄存器需要在S模式的PL1设置;

非安全模式的PL2隐射,页表控制寄存器HTCR,页表基址寄存器HTTBR,需要在NS的PL2设置;

非安全模式的PL1&0的一级映射,页表控制寄存器TTBCR,页表基址寄存器TTBR0/TTBR1,需要在NS模式的PL1设置;

非安全模式的PL1&0的二级映射,页表控制寄存器VTCR,页表基址寄存器VTTBR,需要在NS的PL2设置

2.2.1 地址描述符

地址描述符分为两种:

短描述符和长描述符,长描述符是针对大物理地址扩展,这里仅仅简单分析短描述符

短描述符

在 datasheet 的 B3.5 章节有比较详细的描述,主要讲了短描述符的分类,寄存器的配置,以及怎么去进行 table walk 的

短描述符的分类:

(1) SuperSection:24位。16MB 的 blocks,可选的,主要是支持大物理地址扩展必须支持

(2) Section: 20位。1MB 的 blocks

(3) Large pages : 16位。64KB 的 blocks

(4) Small pages : 12位。4KB 的 blocks (linux 用这种)

当使用短描述符的时候(short-descriptor)的 translation table format 的时候,硬件支持两级页表,主要描述这个的有几个寄存器:

TTBCR

TTBR0

TTBR1

如果 SuperSection 或者 Section 的话,只需要一级页表即可,如果支持 4KB 或者 64KB 的页面,需要用到二级页表。以 4KB 的页映射为例:

当 TLB Miss 的时候,处理器进行 table walk:

1. 根据 TTBCR 寄存器和虚拟地址来判断使用哪个页表基地址寄存器(TTBR0 或者 TTBR1)。其中放置了一级页表的基地址

2. 处理器根据虚拟地址的 bit[31:20]作为索引,在一级页表中查找页表项,一级页表一共有 4096 个 页表项(4K 个 entry)

3. 一级页表的表象中存放了二级页表的基地址,处理器根据虚拟地址的 bit[19:12]作为索引值,在二级页表中找到对应的表,二级页表一个 256 个表项

4. 二级页表的页表项里面存放了又 4KB 页的物理基地址,加上最后的 bit[11:0] 的offset,寻找到最终的物理内存

4KB 映射的一级页表表项和二级页表的表项其实也是 32bits 的,只不过其他的一些 bit 被硬件用作其他作用:

一级表项:

二级页表项是:

TTBR0 或者 TTBR1 的选取:

根据 TTBCR.N 中的这个 N 的值来进行选取:

如果 N = 0 的话,则一直使用 TTBR0

如果 N > 0 的话,则 bits [31:31-N] 的虚拟地址部分,如果全部等于 0,则使用 TTBR0 ,否则使用 TTBR1

官方文档上的虚拟地址到物理地址的转换过程如下(这里仅仅分析 Small page 也就是 4K 的情况,其他的情况请自行阅读文档):

参考文献:

https://blog.csdn.net/zzk315/article/details/53075073

http://www.cnblogs.com/fozu/p/4601291.html

https://zhuanlan.zhihu.com/p/21300203

http://www.wowotech.net/armv8a_arch/armv8-a_overview.html

文章最后发布于: 2019-03-01 17:06:45

相关阅读

VOT 2017挑战赛——目标追踪相关分享

转载于微信公众号:新智元视觉跟踪领域国际顶级赛事 Visual-Object-Tracking Challenge (VOT) 2017年结果出炉,结合传统滤波及深度学

在win7系统中用U盘安装Ubuntu16.04

一、制作Ubuntu的U盘启动系统 1、在官网下载Ubuntu 16.04 LTS(长期支持)版本(http://cn.ubuntu.com/download/) 2、下载UltraISO

猎豹移动起诉Kochava:7款应用存在广告欺诈为不实消息

A5创业网(公众号:iadmin5)11月28日报道,应用程序分析公司Kochava日前表示,有8款非常受欢迎的Android应用存在广告欺诈行为,其中7款应用

win7最新版下载与密钥 | Win7用户福音:微软集成更新的

虽然Windows 10日臻完善和普及,可依然有很多用户在使用Windows 7,微软也在听取用户意见,前几天微软宣布DirectX 12下放到Windows 7,而

PY27 RE匹配 输入账号密码获取盐城工学院教务系统成绩

# coding:utf-8 # 盐工教务系统 import urllib2,urllib import cookielib,re #临时存储学生cookie stuCookie='' #声明一个Cook

分享到:

栏目导航

推荐阅读

热门阅读