分频器
- 偶数分频
最简单二分频，在输入时钟上升沿翻转即可。
N分频（N为偶数），计数器计数到N/2-1翻转。如进行4分频，count=4/2-1=1时翻转，6分频计数器计到2
翻转。程序如下，经过实测验证，正确。
时序如图：可以看出，从36到42是一个周期，6分频（42-36=6）
- 奇数分频
如三分频，对计数器进行模三翻转，即计数到1和2进行翻转，可以得到占空比为1/3或2/3的3分频时钟，程序如下：
时序结果如图所示：三分频，占空比1/3（说明上电默认clkout初值为0）
如若修改clkout初值为1，则占空比为2/3，程序如下：
时序如图：
同理：若要5分频，在计数到3和4翻转，可以得到占空比为1/5或4/5的5分频时钟。
在计数到2和4翻转，可以得到占空比为2/5或3/5的5分频时钟。
程序如下：
时序如下：
若要得到占空比为50%的奇数分频时钟，如占空比为50%的奇数分频时钟，可以这样做，同上，在时钟上升沿触发计数，得到占空比为2/5的5分频时钟，然后按同样的方法在时钟下降沿触发计数，得到占空比为2/5的时钟，然后两个占空比为2/5的时钟相或，即可得到占空比为50%的时钟。
如图所示：从30到50将clk_p4进行5分频得到占空比为50%的时钟，clk1和clk2分别在clk_p4进行上升沿和下降沿计数。
综上，要得到占空比为50的N分频时钟（N为奇数），可以在时钟上升沿计数，在计数到（N-1）/2和（N-1）进行翻转，得到占空比非50%的时钟，再在时钟下降沿计数，同样在计数到（N-1）/2和（N-1）进行翻转，也得到一个时钟，将两个时钟相或，得到占空比为50%的分频时钟。
相关阅读
文章转至我的公众号：https://mp.weixin.qq.com/s/8RDze85pKlU8V75TriNlLQ 笔者Elin Verilog与原图之间的联系 很多人学习Verilog
目录 移位寄存器简介 分类 4位右移位寄存器工作原理 1、 16位右移位寄存器 2、 16位左移寄存器 3、 串行输入并行输出寄存器 4
检查时序的方式之一是时序仿真，在仿真过程中计算与该模块相关的延迟值；之二是静态时序验证。（1）延迟类型分布延迟：在每个独立的元件基
通过仿真和综合认识T触发器（Verilog HDL语言描述T触发
这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）和通过仿真和综合认识JK触发器（Verilog
对Verilog 初学者比较有用的整理(转自它处)********************************************************************************