verilog移位寄存器
目录
背景
测试一
Verilog HDL语言描述
测试代码
仿真波形图
测试二
Verilog HDL语言描述
测试代码
仿真图
ISE综合
RTL Schematic
测试三
环形移位寄存器（右移）
Verilog HDL描述
测试代码
仿真波形图
ISE综合
背景
之所以单独把这个简单的东西拿出来，就是因为这个东西我可能要用到，不能眼高手低，以为简单就一眼带过，之后，用的时候就不能快速地拿出来，处于这个简单的目的，这个知识点贴出来遛遛。
之所以强调非环形移位，很简单，我不想让它具有环形移位的功能呗，我不需要，需要的时候直接改一行代码即可。
以一个位宽为10的右移位寄存器为例吧（解读ADC采样芯片（EV10AQ190A）的采样（工作）模式（双通道模式）这篇博文中用到的ADC芯片采样数据就是10位的，这里是有实际背景的！）
测试一
这种移位寄存器，给一个输入数据之后，在一个时钟上升沿到来时，输出等于输入右移1位，高位补零，然后如果没有输入数据的话，输出就不在变化了，直到又给一个输入，然后时钟上升沿到来时，输入信号右移1位作为输出，如此下去。
Verilog HDL语言描述
//10 bit right shift register
module register(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {1'b0, din[9:1]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真波形图
测试二
如果需要右移3位，则
Verilog HDL语言描述
//10 bit right shift register
module a(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {3'b000, din[9:3]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真图
ISE综合
RTL Schematic
测试三
环形移位寄存器（右移）
Verilog HDL描述
//10 bit right shift register
module register(clk, din, dout);
input clk;
input [9:0] din;
output [9:0] dout;
reg [9:0] dout;
always@(posedge clk)
begin
dout <= {din[0], din[9:1]};
end
endmodule
测试代码
//testbench file for 10 bit right shift register
`timescale 1ns/1ps
module register_tb;
reg clk;
reg [9:0] din;
wire [9:0] dout;
//clock generation of period 20 ns
always
begin
#10 clk = ~clk;
end
//initialization
initial
begin
clk = 1'b0;
din = 10'b0010110110;
#200 din = 10'b1110001010;
end
register u1(.clk(clk),.din(din), .dout(dout));
endmodule
仿真波形图
ISE综合
RTL Schematic
事实上，我以前做过移位寄存器的总结：移位寄存器专题
相关阅读
你没有过这样的经历：当你制作的FPGA板卡与整机调试时，为了验证技术指标，可能需要对代码进行微调，这就需要你出不同的版本。那么按一个
reg：寄存器类型，只能在always和initial语句中被赋值，缺省值为x，若语句描述的是时序逻辑，寄存器变量对应寄存器；若语句描述的是组合逻辑，
本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for AsynchronousFIFO Design》，经过自己的一
使用工具：Xilinx ISE 14.7主要操作就是将前一位的在加法器运算所得的标准位赋予的到下一位的运算过程中，一步一步推进即可：有两种实
简易数字频率计 原理：数字频率计的原理十分简单，简单的就是一句话和一幅图而已。 一句话：测量被测信号的频率，要清楚频率的定义，一言